7-2 输入输出系统

1. 输入输出系统总览

I/O 接口的位置

- **I/O 接口**：连接外设和主机的桥梁。
- **主机侧**：通常称为内部接口，通过 I/O 总线与 CPU、内存相连。
- **外设侧**：通常称为外部 I/O 接口，通过 USB 线、网线等连接外设。
- **核心目标**：让 CPU，主存与各种速度不同、格式不同、控制方式不同的外设可靠通信。

I/O 接口的基本职能

- **数据缓冲**：数据缓冲寄存器与内存或 CPU 寄存器之间传送数据。
- **状态设置**：设置状态标志等供程序测试。
- **控制设置**：接收来自主机的控制命令和控制字。
- **数据格式转换**：在外部接口格式与内部接口格式之间转换。

2. I/O 接口的通用结构

主机侧结构

- **数据缓冲寄存器**：暂存 CPU 与外设之间交换的数据。
- **状态寄存器**：记录接口和设备的状态信息，供通过数据线送给 CPU 查询。
- **控制寄存器**：接收 CPU 对外设的控制命令。

接口内部寄存器

- **状态/控制寄存器合并**：由于状态信息和控制命令传送方向相反，访问时用读写操作，有助接口设计者二者合并。
- **地址译码**：根据地址信息选择要和主机交换数据的接口寄存器。

地址译码和 I/O 控制逻辑

- **读/写控制**：控制线上的读/写信号可用命令与组合译码。
- **命令译码**：对控制寄存器中的命令字进行译码。
- **协调作用**：控制数据缓冲、状态检测、外设控制和数据传送。

外设界面和管理

- **发送控制信号**：把控制命令经外设界面控制逻辑送给外设。
- **发送状态**：把数据缓冲寄存器的状态信息送给主机。
- **收集状态**：把从外设读取的状态信息。
- **未定**：把主机送的总线信号转换为具体外设能理解的操作。

3. I/O 数据传送控制方式

三种 I/O 方式

- **程序直接控制**：也称程序查询方式。
- **中断控制**：也称程序中断 I/O 方式。
- **DMA 控制**：直接存储器存取方式。

三者核心区别

方式	谁主要控制	CPU 是忙等待	适用场景
程序查询	CPU 程序	常常忙等	简单、低速设备
中断控制	CPU + 中断机制	不必一直等待	随机、低速或中速 I/O
DMA 控制	DMA 控制器	传送过程基本不参与	磁盘等高速、批量数据传送

4. 程序直接控制方式

基本思路

- **方式**：CPU 通过程序支时或持续查询 I/O 接口状态。
- **动作**：当外设准备好后，CPU 才执行一次数据传送。
- **前提**：程序要先行。

基本流程

1. **1. 特定外设查询。**
2. **2. 启动外设。**
3. **3. 读取外部状态。**
4. **4. 判断外设是否准备完成。**
5. **5. 传送一次数据。**
6. **6. 修改传送参数。**
7. **7. 判断是否传送完毕。**
8. **8. 未完成则继续查询，完成则结束。**

优点

- **简单易控制**：程序逻辑直观。
- **接口控制逻辑少**：外部接口硬件较简单。
- **适应简单场合**：适合简单 I/O 任务。

缺点

- **CPU 忙等待**：外设未就绪时，CPU 反复读取接口状态。
- **时间浪费严重**：CPU 通常花费于外设，大量时间耗在等待上。
- **并行性差**：外设和 CPU 难以充分并行工作。

查询方式概念

- **指令查询**：设备启动后，CPU 一直查询接口状态，几乎 100% 时间用于 I/O。
- **定时查询**：CPU 虽相隔固定查询接口状态，查询间隔可设备数据传输速率等于。

5. 中断控制方式

基本思路

- **前提**：程序中的 I/O 方式。
- **两行工作**：外设和 CPU 可以并行工作。
- **设备完成**：设备完成准备后向 CPU 发出中断请求。
- **CPU 动作**：在可响应中断时，CPU 暂停当前程序，转去执行中断服务程序。

中断 I/O 的基本过程

- **减少忙等待**：CPU 不必一直查询外设状态。
- **提高并行性**：外设工作时 CPU 可继续执行其他程序。
- **响应更及时**：外设需要服务时再通知 CPU。

1. **1. CPU 启动外设。**
2. **2. 外围工作。**
3. **3. 外设完成或需要服务时发出中断请求。**
4. **4. CPU 响应中断。**
5. **5. CPU 执行中断服务程序。**
6. **6. 服务完成后返回原程序被断点行。**

中断 I/O 的优点

- **关中断**：暂时禁止新的中断响应。
- **保存断点**：保存原程序下一步要执行的位置。
- **引出中断服务程序**：找到中断服务程序入口地址并送入 PC。
- **开中断**：允许新的中断服务程序响应。

中断响应工作

- **恢复现场**：把保存的寄存器内容恢复回来。
- **恢复屏蔽字**：把原来的屏蔽字恢复回来。
- **中断返回**：使用专门的返回指令，把保存的断点地址恢复到 PC，使程序回到被中断的位置。

中断处理步骤

- **定义**：中断响应即当前程序在结束一条指令后，CPU 检查有没有中断请求。
- **组成**：关中断、保存断点、引出中断服务程序。
- **特点**：不是每条指令后都可以响应中断，而是每条机器周期末。

断点保存

- **原因**：保护断点和现场时不能被更高级中断打断。
- **方法**：软件方法和硬件方法。
- **结果**：中断响应过程中通常先关中断。

为什么响应时要关中断

- **中断断点**：通常是下一条指令的地址。
- **保存断点**：即将指令要发生条件的下一条指令的地址。
- **保存断点的方法**：硬件方法和软件方法。

中断响应条件

- **必要条件**：至少有一个未被屏蔽的中断请求。
- **当前指令刚执行完。**

7. 中断响应条件

长范围解

- **非成永续处理器**：当前指令响应时打断时，PC 通常已保存下一条指令地址。
- **中断判断**：即使有请求，若被屏蔽也不会被响应。
- **响应时机**：通常在指令结束响应中断。

8. 中断源识别和判优

软件查询方法

- **基本方法**：检测到中断请求后，CPU 转到中断查询程序。
- **查询顺序**：按优先级依次查询各设备是否有中断请求。
- **固有顺序**：特别是一个查到有请求的设备对应中断服务程序。
- **优点**：硬件结构简单，优先级可以灵活调整和更改。
- **缺点**：软件查询速度慢，实时性较差。

硬件判优方法

- **基本方法**：通过中断控制器中的判优电路和编码器识别中断源。
- **向量中断**：硬件给出中断源标识信息，CPU 据此找到中断服务程序入口地址。
- **现代特点**：现代计算机大多采用独立请求方式进行中断源识别和判优。
- **优点**：响应速度快，适合于中断源很多的系统。

中断控制器基本结构

- **中断请求寄存器**：保存各中断源请求状态。
- **中断屏蔽字寄存器**：决定哪些中断请求被屏蔽。
- **中断判优电路**：在未屏蔽请求中决定最高优先级。
- **编码器**：输出中断类型号或中断源标识信息。

中断向量表

- **中断向量**：中断服务程序首地址和控制 PSW 等信息。
- **中断向量表**：多个中断向量组表项组织。
- **表项编号**：可通过中断类型号找到对应中断向量位置。

9. 中断处理过程

单级中断

1. **1. 关中断。**
2. **2. 保存断点。**
3. **3. 中断服务程序寄址。**
4. **4. 保存现场。**
5. **5. 执行中断服务程序。**
6. **6. 恢复现场。**
7. **7. 开中断。**
8. **8. 中断返回。**

中断响应与中断处理的区别

- **中断响应**：硬件自动完成，主要包括关中断、保存断点、中断服务程序寄址。
- **中断处理**：执行中断服务程序，包含保存现场、具体服务、恢复现场、中断返回等。
- 记忆：响应偏硬件，处理偏服务程序。

多重中断

- **多重中断**：处理一个中断时又出现新的中断请求，或同时出现多个中断请求。
- **关键机制**：中断屏蔽字决定中断处理过程中哪些新其他中断打断。

中断优先级的两层含义

- **中断响应优先级**：多个中断同时请求时，决定哪个先被响应。
- **中断处理优先级**：在中断服务过程中，决定谁能打断谁。
- **重要区别**：响应优先级由查询程序或硬件判优电路决定；处理优先级由是否允许中断屏蔽字和总设定。

多重中断的实现步骤

1. **1. 关中断。**
2. **2. 保存断点。**
3. **3. 中断服务程序寄址。**
4. **4. 保存当前机屏蔽字。**
5. **5. 开中断。**
6. **6. 执行中断服务程序。**
7. **7. 关中断。**
8. **8. 恢复当前机屏蔽字。**
9. **9. 开中断。**
10. **10. 中断返回。**

多重中断的关键点

- **隐指令非程序能感知到中断**：从关中断到处理前用开中断之前，CPU 不响应中断。
- **屏蔽字副作用时机**：处理前设中断，CPU 才检测多重中断，屏蔽字才开始起作用。
- **打断条件**：只有某一个中断已经完成中断响应后，才可能被第二个中断打断。

10. 5 类中断

中断屏蔽字的作用

- **目的**：控制某个中断服务程序执行时，哪些中断可以打断它。
- **某条中断保护**：某机要求每个不允许被别的中断打断。
- **实现方式**：通过中断屏蔽字寄存器实现。

屏蔽字含义

1. 允许对应中断。
2. 不允许对应中断，即屏蔽中断。

屏蔽字生成

- **配置优先级判断**：配置中断查询程序屏蔽了高一个中断，则后者不能打断前者。
- **主动设置**：多个中断时打断的，为关键打断的设备消除等确定响应顺序。

例题思路

1. **1. 先看响应优先级**：多个中断同时请求时，决定哪个先被响应。
2. **2. 再看处理优先级**：进入服务程序后，根据屏蔽字判断能否被新中断打断。
3. **3. 注意题目主程序**：未被响应的中断通常要等 CPU 回到可响应状态后再响应。
4. **4. 画执行轨迹**：标出主程序、响应过程、各中断服务程序等关键打断/恢复位置。

11. 中断屏蔽字

12. DMA 控制方式

DMA 基本概念

- **DMA**：Direct Memory Access，直接存储器存取。
- **基本思想**：用专门的 DMA 接口硬件控制外设与主存之间直接交换数据，不经过 CPU 逐字传送。
- **DMA 控制器**：专门控制总线进行 DMA 传送的接口硬件。
- **典型设备**：磁盘等高速设备。

DMA 与中断 I/O 的区别

- **中断 I/O 请求的是处理器时间**：外设请求 CPU 执行服务程序。
- **DMA 请求的是总线使用权**：DMA 控制器需要占用总线以完成传送。
- **传送机制**：DMA 是总线层面的直接传送。
- **CPU 参与度**：CPU 主要负责初始化和结束处理，传送过程基本交给 DMA 控制器。

DMA 传送过程

- **预传送阶段**：DMA 控制器获得一个主方周期或一次数据交换。
- **独占若干主方周期**：DMA 控制器直接占用总线完成一批数据交换。
- **请求-响应方式**：DMA 控制器通过请求和响应和微指令组合使用传。

DMA 的三种传送方式

- **概念**：DMA 传输时，DMA 控制器向 CPU 发停止信号。
- **结果**：CPU 就放弃线，停止访问主存。
- **持续时间**：直到 DMA 传送一块数据结束。
- **特点**：DMA 简单，传 CPU 暂停时间长。

CPU 停止法

- **概念**：CPU 让出一个总线事务周期。
- **DMA 动作**：DMA 控制器获得一个主方周期的访问主存。
- **传送机制**：传送完一个数据后立即释放总线。
- **特点**：事半停传输，对 CPU 影响较小，效率又考虑。

周期窃用法

- **概念**：每个时间单位内，CPU 与 DMA 控制器，
- **分配**：一个时间片给 CPU，另一个给 DMA 控制器。
- **结果**：CPU 和 DMA 控制器各每个时间单位都可访问存储器。
- **特点**：规则清晰，但需要固定分时安排。

交替分时访问法

DMA 控制器的组成

- **主存地址寄存器**：保存内存缓冲区地址。
- **字计数器**：保存需要传送的数据个数。
- **设备地址寄存器**：保存外设地址。
- **控制寄存器**：保存传送方向、启动命令等控制信息。
- **其他控制逻辑**：控制设备通过总线与主存直接交换数据。

13. 三种 DMA 方式

周期窃用法

- **准备内容区**：
  - 输入数据时，申请并初始化内存缓冲区。
  - 输出数据时，先内存中准备好待输出数据。
  - 主存首地址。
  - 字计数值。
  - 传送方向。
  - 设备地址。
- **设置传送参数**：
- **启动 DMA**：CPU 发送“启动 DMA 传送”命令，然后可调度其他进程。

14. DMA 操作步骤

第一步：DMA 初始化

- **CPU 不再参与读字处理**：传送工作交给 DMA 控制器。
- **DMA 组成内存地址**：由 DMA 控制器提供主存访问地址。
- **填写或复命令**：控制器“写入”。
- **数据块传输前**：完成不会引发之间的数据交换。
- **计数机完成**：每传送一个数据，字计数器 -1，并修改主存地址。
- **结束条件**：字计数器为 0，表示所有 I/O 操作完成。

第二步：DMA 数据传送

- **发出中断请求**：DMA 完成后向 CPU 发出 DMA 结束中断请求。

第三步：DMA 结束处理

- **进入中断服务程序**：CPU 转去执行结束处理。
- **后处理内容**：数据校验、状态检查、释放资源等。

15. DMA 与存储系统

DMA 常见的新访问窃取

- **无 DMA 时**：所有存储器访问都来自 CPU，并经过 MMU 地址转换和 Cache 查找。
- **有 DMA 时**：DMA 设备直接访问主存，不经过 CPU 的地址转换机制和 Cache 查找。
- **问题来源**：DMA 与虚拟存储，Cache 系统之间可能出现地址和一致性问题。

DMA 地址问题

- **使用虚拟地址**：DMA 通过中断请求或与地址转换机。
- **使用物理地址**：每次 DMA 传送都要不断跨页。
- **原因**：连续虚页不一定映射到连续实页框。
- **解决思路**：使用虚拟地址时，DMA 接口中可设置虚拟页表的地址映射表。

16. 三种 I/O 控制方式对比

初始化要点

- **初始化时机**：DMA 初始化时，由操作系统进行地址映射。

DMA 与 Cache 一致性问题

- **问题**：DMA 直接访问主存，不经过 Cache。
- **结果**：DMA 看到的主存和 CPU 看到的 Cache 副本可能不同。
- **本质**：主存与 Cache 之间出现数据不一致。

Cache 一致性解决方法

- **方法 1**：让 I/O 活动通过 Cache 进行。
- **方法 2**：由操作系统在 I/O 进行选择性使用某些 Cache 块区域，在 I/O 写时设置 Cache 写出。
- **Cache 禁用**：写回或直写也相关 Cache 块的操作等相当 Cache 刷新。
- **方法 3**：用硬件机制选择被刷新或无效的 Cache 项。
- **适用场景**：硬件方式保证 Cache 一致性常用于多处理器系统。

对比项	程序查询	中断控制	DMA 控制
CPU 参与度	全程参与	响应和服务时参与	初始化和结束时参与
是否忙等待	是	否	否
并行性	并发 = CPU 一次等	并发 = CPU 一次等	并发 = 主存
控制复杂度	最低	中等	较高
传送效率	低	中	高
适合设备	简单低速设备	低速中速设备	高速批量设备

by joshuji 原创 禁止搬用 发布